http://pcweb.mycom.co.jp/news/2003/04/04/21.html http://pcweb.mycom.co.jp/news/2003/04/04/22.html
>石橋氏 * は、CMOSデジタル回路の消費電力を示す式を次のように示した。 >P = Na C V^2 f + Nt Il V …(a) >P:消費電力 >Na:動作ノード数 >Nt:全ノード数 >C:ノード容量 >V:電源電圧 >f:周波数 >Il:ノード当たりのリーク電流 * STARC(半導体理工学研究センター http://www.starc.or.jp/index-j.html ) 設計技術開発部 低電力技術開発室長 石橋孝一郎博士 上記Webページには、LSI省電力化の方法として次のものが挙げられています。 ・製造プロセスの微細化 ・リークを減少させることができる「SOI(Silicon-on-Insulator)」 ・並列処理 ・動作しない回路ブロックへのクロック供給を遮断する「ゲーティドクロック」 ・プロセッサに与えられる負荷に応じて周波数と電圧をリンクさせて変動させる 「電源電圧の動的制御方式」 ・LSIの駆動周波数の上限を決める回路のクリティカルパスの部分にのみ高速トランジスタ を使い、その他の部分には低速でリークの少ないトランジスタを使う「Dual Vt技術」 ・汎用LSIに比べ省電力の専用LSIを、プログラムによって回路を動的に変更できる 「動的再構成プロセッサ」とする。